Оптимизация разрядной сетки вычислительных блоков в устройствах цифровой обработки сигналов
Автор: Крупский Александр Александрович, Русаков Руслан Равилевич
Журнал: Программные системы: теория и приложения @programmnye-sistemy
Рубрика: Программное и аппаратное обеспечение для супер ЭВМ
Статья в выпуске: 4 (22) т.5, 2014 года.
Бесплатный доступ
В статье рассмотрены основные подходы к оптимизации ЦОС-устройств, реализуемых на программируемых логических интегральных схемах. Для оптимизации сложных проектов предлагается эффективное моделирование проекта будущего ЦОС-устройства с возможностью «динамического» изменения длины разрядной сетки отдельных вычислительных устройств.
Моделирование, плис, объём аппаратуры., разрядная сетка
Короткий адрес: https://sciup.org/14335992
IDR: 14335992
Список литературы Оптимизация разрядной сетки вычислительных блоков в устройствах цифровой обработки сигналов
- Тарасов И. Е., Разработка цифровых устройств на основе ПЛИС Xilinx с применением языка VHDL, Горячая линия Телеком, М., 2005.
- Писаренко О. К., Русаков Р. Р., «Скоростное решение системы линейных алгебраических уравнений большой размерности методом Холецкого», Вопросы радиоэлектроники, серия ЭВТ, 2012,.
Статья научная
