Особенности разработки автоматизированной системы проектирования интегральных цифро-аналоговых преобразователей

Бесплатный доступ

Рассмотрена задача проектирования интегральных цифро-аналоговых преобразователей. Предложены методы автоматизации проектирования, основанные на использовании схемотехнического моделирования, параметрической оптимизации и искусственного интеллекта. На базе предложенных методов и алгоритмов разработана автоматизированная система проектирования DAC Compiler. Предусмотрена интеграция данной системы в систему Cadence (R) Virtuoso Design Environment [1-2].

Короткий адрес: https://sciup.org/140191317

IDR: 140191317

Список литературы Особенности разработки автоматизированной системы проектирования интегральных цифро-аналоговых преобразователей

  • www.cadence.com/products/custom_ic/index.aspx http://www.cadence.com/products/custom_ic/index.aspx> Virtuoso Analog Design Environment User Guide//Cadence Design Sys. -Р. 27-53.
  • Gielen G.G.E., Walscharts H.C.C., Sansen W.M.C. Analog circuit design optimization based on symbolic simulation and simulated annealing//IEEE J. Solid-State Circuits. June 1990, Vol. 25, No. 3. -P. 707-713.
  • Cohn J.M., Garrod D.J., Rutenbar R.A., Carley L.R. Techniques for simultaneous placement and routing of custom analog cells in KOAN//ANAGRAM II. Proc. Int. Conf. on Computer-Aided Design. November 1991. -P. 394-397.
  • Neff R.R. Automatic Synthesis of CMOS Digital/Analog Converters. Ph.D. dissertation. University of California at Berkeley, UCB/ERL. April, 1995. -P. 1-18.
  • Iskander R. Synthesis of CMOS analog cells using AMIGO//Design, Automation and Test in Europe Conference and Exhibition, 2003. -P. 297-302.
  • Зинченко Л.А. Интеллектуальные системы схемотехнического проектирования//Материалы Х РНК по искусственному интеллекту. М.: сентябрь, 2006. -С. 1-7.
  • Yang Xu, Pileggi L.T., Boyd S.P. ORACLE: optimization with recourse of analog circuits including layout extraction//Design Automation Conference, 2004. -Р. 151-154.
  • Arsintescu B.G., Otten R.H.J.M. Constraints space management for the layout of analog IC's//Design, Automation and Test in Europe. February, 1998. -Р. 971-972.
Еще
Статья научная