Разработка сети на кристалле для перспективных многоядерных микропроцессоров
Автор: Недбайло Ю.А.
Журнал: Труды Московского физико-технического института @trudy-mipt
Рубрика: Информатика, вычислительная техника и упровление
Статья в выпуске: 2 (34) т.9, 2017 года.
Бесплатный доступ
Описана проблема эффективной организации соединений на кристалле многоядер- ного микропроцессора с распределённым общим кэшем. От сети соединений требуются высокая частота передачи пакетов, низкие задержки, поддержка качества обслужива- ния и сохранение порядка пакетов. Предложено решение на основе топологии сетка, деления сети на строки и столбцы и экспресс-виртуальных каналов с доработками их механизма предотвращения «голодания». Для размеров сети от 4 × 4 до 16 × 16 оцене- ны производительность и размер роутеров предложенной схемы и нескольких тради- ционных. Только предложенная схема продемонстрировала все требуемые качества в сочетании с хорошей масштабируемостью.
Сеть на кристалле, эльбрус, архитектура, многоядерность, подсистема памяти, общий кэш
Короткий адрес: https://sciup.org/142186184
IDR: 142186184
Список литературы Разработка сети на кристалле для перспективных многоядерных микропроцессоров
- De Micheli G., Benini L. Networks on Chips: Technology and Tools. Morgan Kaufmann Publishers Inc., 2006.
- Dally W., Towles B. Principles and Practices of Interconnection Networks. Morgan Kaufmann Publishers Inc., 2003.
- Grot B., Hestness J., Keckler S.W., Mutlu O. Kilo-NOC: A Heterogeneous Network-on-Chip Architecture for Scalability and Service Guarantees//Proc. 38th Int’l Symp. Computer Architecture (ISCA ’11), IEEE CS. 2011. P. 268-279.
- Kumar A., Peh L.-H., Kundu P., Jha N.K. Express Virtual Channels: Towards the Ideal Interconnection Fabric//Proc. Int’l Symp. Computer Architecture (ISCA ’07), ACM Press. 2007. P. 150-161.
- Grot B., Keckler S.W., Mutlu O. Preemptive Virtual Clock: a Flexible, Efficient, and Cost-eff e QOS Scheme for Networks-on-Chip//Proc. 42nd Annual IEEE/ACM Int’l Symp. Microarchitecture (MICRO 42), ACM. 2009. P. 268-279.
- Ebrahimi E., Lee C.J., Mutlu O., Patt Y.N. Fairness via Source Throttling: A Confi and High-Performance Fairness Substrate for Multicore Memory Systems//ACM Trans. Comput. Syst. 2012. V. 30, I. 2. P. 1-35.
- Kim J., Nicopoulos C., Park D., Narayanan V., Yousif M.S., Das C.R. A Gracefully Degrading and Energy-Efficient Modular Router Architecture for On-Chip Networks//Proc. 33rd Int’l Symp. Computer Architecture (ISCA ’06), IEEE. 2006. P. 4-15.
- Ramanujam R.S., Soteriou V., Lin B., Peh L.-S. Design of a High-Throughput Distributed Shared-Buffer NoC Router//Proc. 2010 4th ACM/IEEE Int’l Symp. Networks-on-Chip (NOCS ’10), IEEE. 2010. P. 69-78.
- Harteros K., Katevenis M. Fast Parallel Comparison Circuits for Scheduling. Technical Report TR-304, FORTH-ICS, 2002.
- Jain R.K., Chiu D.-M.W., Hawe W.R. A Quantitative Measure of Fairness and Discrimination for Resource Allocation in Shared Computer Systems -DEC Research Report TR-301, 1984.
