Методика проектирования сети-на-кристалле с парированием сбоев и отказов
Автор: Суворова Елена Александровна
Журнал: Известия Самарского научного центра Российской академии наук @izvestiya-ssc
Рубрика: Информатика, вычислительная техника и управление
Статья в выпуске: 1-2 т.18, 2016 года.
Бесплатный доступ
Возможность парирования (mitigation) сбоев и отказов становится одним из основных требований как для сети-на-кристаллах (СенК) аэрокосмического применения, так и для встраиваемых систем изготавливаемых с использованием малых проектных норм. Наряду с данным требованием для этих классов систем, как правило, существуют достаточно жесткие требования по площади, энергопотреблению. В статье рассматриваются существующие подходы к структурному проектированию СенК с парированием отказов, их ограничения. Предлагается методика проектирования структуры реконфигурируемой СенК с возможностью парирования сбоев и отказов, которая позволяет учесть особенности технологии производства и условий эксплуатации при реализации конкретного проекта.
Системы-на-кристалле (снк), сети-на-кристалле (сенк), реконфигурируемые сенк, парирование сбоев и отказов
Короткий адрес: https://sciup.org/148204408
IDR: 148204408
Список литературы Методика проектирования сети-на-кристалле с парированием сбоев и отказов
- Cota, E. Reliability, Availability and Serviceability of Networks-on-Chip/E. Cota, A. de Morais Amory, M. S. Lubaszewski. -Springer, 2012, 209 p.
- Jafri, S. Energy-aware fault-tolerant network-on-chips for addressing multiple traffic classes/S. Jafri, L. Guang, A. Hemani et al.//Microprocessors and Microsystems. 2013. Vol. 37, issue 8. P. 811-822.
- International Technology Roadmap for Semiconductors (ITRS), 2013. -Режим доступа: http://www.itrs2.net/2013-itrs.html
- Koibuchi, M. A lightweight fault-tolerant mechanism for network-on-chip/M. Koibuchi, M. Hiroki, A. Hideharu et al.//in Proceedings of the international symposium on networks-on-chip (NOCS). 2008. P. 13-22.
- Chang, Y.C. On the design and analysis of fault tolerant NoC architecture using spare routers/Y.C. Chang, C.T. Chiu, S.Y. Lin et al.//in Proceedings of the Asia and South pacific design automation conference (ASPDAC). 2011. P. 431-436.
- Ren, Y. A fault tolerant NoC architecture using quad-spare mesh topology and dynamic reconfiguration/Y. Ren, L. Liu, S. Yin et al.//Journal of Systems Architecture. 2013. Vol. 59. P. 482-491.
- Liu, C. A resilient on-chip router design through data path salvaging/C. Liu, L. Zhang, Y. Han et al.//in Proceedings of the Asia and South Pacific design automation conference (ASPDAC). 2011. P. 437-442.
- Fick, D. Vicis: a reliable network for unreliable silicon/D. Fick, A. De Orio, J. Hu et al.//in Proceedings of the ACM/IEEE design automation conference (DAC). 2009. P. 812-817.
- Kakoee, M.R. ReliNoC: a reliable network for priority-based on-chip communication/M.R. Kakoee, V. Bertacco, L. Benini//in Proceedings of the design, automation and test in Europe conference (DATE). 2011. P. 1-6.
- Суворова, Е.А. Методы проектирования реконфигурируемых коммуникационных систем для сетей на кристалле, разрабатываемых по 3D технологии/Е.А. Суворова, Ю.Е. Шейнин, Н.А. Матвеева//Известия Самарского научного центра Российской академии наук. 2014. Том 16, №6(2). С. 605-611.
- Stensgaard, M.B. ReNoC: A Network-on-Chip Architecture with Reconfigurable Topology/M.B. Stensgaard, J. Sparso//Proceedings of Second ACM/IEEE International Symposium. 7-10 April 2008. P. 55-64.
- Marculescu, R. Key Research Problems in NoC Design: A Holistic Perspective/R. Marculescu, Hu Jingcao; U.Y. Ogras//Hardware/Software Codesign and System Synthesis, CODES+ISSS '05, Third IEEE/ACM/IFIP International Conference. Sept. 2005. P. 69-74.
- Modarressi, M. Power-Aware Mapping for Reconfigurable NoC Architectures/M. Modarressi, H. Sarbazi-Azad//Proceedings of the 25th International Computer Design Conference. 7-10 Oct. 2007. P. 417-422.
- Ogras, U.Y. Application-Specific Network-on-Chip Architecture Customization via Long-Range Link Insertion/U.Y. Ogras, R. Marculescu//Proceedings of IEEE/ACM International Conference on Computer-Aided Design. 6-10 Nov. 2005. P. 246-253.
- Verifault-XL® User Guide/Cadence Inc. 2014. 220 p.
- Yaghini, P.M. Investigation of transient fault effects in synchronous and asynchronous Network on Chip router/P. M. Yaghini, A. Eghbal, H. Pedram et al.//Journal of Systems Architecture. 2011. V. 57. P. 61-68.
