МОДЕЛИРОВАНИЕ логических элементов для реализации систем функций в ПЛИС FPGA
Автор: Тюрин С.Ф.
Журнал: Вестник Пермского университета. Математика. Механика. Информатика @vestnik-psu-mmi
Рубрика: Информатика. Информационные системы
Статья в выпуске: 2 (25), 2014 года.
Бесплатный доступ
Описывается моделирование логических элементов для реализации систем функций в конфигурируемых логических блоках ПЛИС типа FPGA (field-programmable gate array) на основе дешифратора - DC LUT (Look Up Table) и ДНФ - конфигурируемого логического элемента. Моделирование выполняется в системе схемотехнического моделирования NI Multisim 10 фирмы National Instruments Electronics Workbench Group и подтверждает работоспособность предложенных технических решений.
Логический элемент lutплис fpga, логический элемент на основе дешифратора - dc lut, дизъюнктивная нормальная форма (днф), совершенная днф (сднф), днф - конфигурируемый логический элемент плис fpga, реализация систем логических функций, система моделирования ni multisim 10 фирмы national instruments electronics workbench group
Короткий адрес: https://sciup.org/14729915
IDR: 14729915 | УДК: 519.1(075.8)+510.6(075:8)
Simulation of logic elements for the realization of sets of functions in the FPGA abstract
In the article the simulation of new logic elements of the FPGA is described. This is logic element on the basis of the decoder -DC LUT FPGA. This is logic element for DNF of the realization. Simulation they will be carried out in the system NI Multisim 10 by National Instruments Electronics Workbench Group.
Список литературы МОДЕЛИРОВАНИЕ логических элементов для реализации систем функций в ПЛИС FPGA
- С. Цыбин. Программируемая коммутация ПЛИС: взгляд изнутри [Электронный ресурс]. URL: http://www.kit-e.ru/articles/plis/2010_11_56.php (дата обращения: 12.11.12).
- Look up table implementation of fast carry for adders and counters: US 005274581A, 28.12.1993.
- Тюрин С.Ф., Греков А.В. Набатов А.В. Микропрограммно-аппаратное восстановление логики программируемых логических интегральных схем с использованием функционально-полных толерантных элементов//Научно-технические ведомости СПб ГПУ. Информатика. Телекоммуникации. Управление. 2012. № 1(140). С. 107112.
- Тюрин С. Ф., Байдаров А.А., Морозов А.М., Набатов А.В. Моделирование в системе Квартус-2 конфигурируемого логического блока на основе ДНФ представления систем логических функций с использованием функционально-полных толерантных элементов//Информационно-измерительные и управляющие системы. 2012. № 3. С. 44-50.
- Тюрин С.Ф., Громов О.А., Греков А.В., Су-лейманов А.А. Функционально-полный толерантный элемент. Патент РФ № 2 496 227. Опубл. БИ №29 20.10.13 г.
- Тюрин С.Ф., Понуровский И.С. Логический элемент ПЛИС FPGA для реализации ДНФ//Вестник Ижевского государственного технического университета. 2013. № 2. С. 095-098.
- NI Multisim. [Электронный ресурс] URL: http://sine.ni. com/np/app/main/p/docid/nav-98/lang/ru/(дата обращения: 27.09.2013).
- Тюрин С.Ф., Морозов А.Н. Отказоустойчивая ячейка памяти с использованием функционально-полных толерантных элементов//Вестник Пермского университета. Сер. Математика. Механика. Информатика. 2012. № 4(12). С. 68-75.
