Модифицированные умножители с накоплением для повышения производительности цифровых фильтров
Автор: Ляхов П.А., Ионисян А.С., Валуева М.В., Ларикова А.С.
Журнал: Инфокоммуникационные технологии @ikt-psuti
Рубрика: Теоретические основы технологий передачи и обработки информации и сигналов
Статья в выпуске: 4 т.18, 2020 года.
Бесплатный доступ
Предложена модифицированная архитектура умножителя с накоплением и их применение для увеличения производительности цифровых фильтров с конечной импульсной характеристикой. В статье произведен теоретический анализ предлагаемых модифицированных умножителей и реализовано аппаратное моделирование. Теоретический анализ показал, что переход от традиционных умножителей с накоплением к модифицированным в качестве основы реализации цифровых фильтров позволяет теоретически сократить время выполнения фильтрации до 29 %. Аппаратное моделирование показало, что модифицированные умножители с накоплением увеличивают производительность цифровых фильтров до 11 % по сравнению цифровыми фильтрами, использующими традиционные умножители с накоплением, за счет увеличения аппаратных затрат. Результаты исследования могут быть использованы в теории цифровой обработки сигналов для решения практических задач, таких как шумоподавление, усиления и подавления спектра частот, интерполяции, децимации, эквализации и др.
Цифровая обработка сигналов, цифровой фильтр, умножители с накоплением
Короткий адрес: https://sciup.org/140255741
IDR: 140255741 | DOI: 10.18469/ikt.2020.18.4.03
Список литературы Модифицированные умножители с накоплением для повышения производительности цифровых фильтров
- Bhaskar P.C., Uplane M.D. FPGA based digital FIR multilevel filtering for ECG denoising // 2015 International Conference on Information Processing (ICIP). Pune, 2015. P. 733-738
- Хуако Р.А. Исследование возможности построения одноантенного ретранслятора с коэффициентом усиления больше единицы // Инфокоммуникационные технологии. 2012. Т. 10, № 2. С. 76-80
- Porshnev S.V., Kusaykin D.V., Klevakin M.A. On accuracy of periodic discrete finite-length signal reconstruction by means of a Whittaker- Kotelnikov-Shannon interpolation formula // Ural Symposium on Biomedical Engineering, Radioelectronics and Information Technology (USBEREIT). Ekaterinburg, 2018. P. 165-168
- An area-efficient column-parallel digital decimation filter with Pre-BWI topology for CMOS image sensor / F. Tang [et al.] // Circuits and Systems I: Regular Papers, IEEE Transactions on (IEEE T CIRCUITS-I). 2018. Vol. 65, no. 8. P. 2524-2533
- Modeling of ADC-based serial link receivers with embedded and digital equalization / S. Kiran [et al.] // Circuits and Systems I: Regular Papers, IEEE Transactions on (IEEE T CIRCUITS-I). 2019. Vol. 9, no. 3. P. 536-548
- Lakkadi A., DeBrunner L.S. Radix-4 modular pipeline fast Fourier transform algorithm // 51st Asilomar Conference on Signals, Systems, and Computers. Pacific Grove. 2017. P. 440-444
- A novel systolic parallel hardware architecture for the FPGA acceleration of feedforward neural networks / L.D. Medus [et al.] // IEEE Access. 2019. Vol. 7. P. 76084-76103
- Parhami B. Computer Arithmetic: Algorithms and Hardware Designs. New York: Oxford University Press, 2009. 672 p
- Kogge P.M., Stone H.S. A parallel algorithm for the efficient solution of a general class of recurrence equations // IEEE Transaction on computers. 1973. Vol. C-22, no. 8. P. 786-793
- Zimmermann R. Binary Adder Architectures for Cell-Based VLSI and Their Synthesis. Konstanz: Hartung-Gorre, 1998. 205 p
