Модифицированный логический элемент LUT FPGA

Бесплатный доступ

Предлагается модифицировать логический элемент LUT ПЛИС типа FPGA путём введения дополнительных средств, позволяющих производить его "быстрое" диагностирование пу­тём подачи сигналов с выхода дерева транзисторов на его вход. Выполняется моделирова­ние модифицированного логического элемента, оцениваются аппаратные затраты и досто­верность диагностирования.

Логический элемент lut, плис fpga, диагностирование

Короткий адрес: https://sciup.org/14729904

IDR: 14729904   |   УДК: 519.1

Modified logic element MLUT FPGA

In the work is proposed modified logic element MLUT FPGA for the purpose of the acceleration of diagnostics. The simulation MLUT is executed in the system N1 Multisim 10 by National In­struments Electronics Workbench Group.

Список литературы Модифицированный логический элемент LUT FPGA

  • Цыбин С. Программируемая коммутация ПЛИС: взгляд изнутри. [Электронный ресурс]. URL: http://www.kit-e.ru/articles/plis/2010_1 l_56.php (дата обращения: 12.11.12).
  • NI Multisim. [Электронный ресурс]. URL: http://sine.ni.com/np/app/main/p/docid/nav-98/Iang/ru/(дата обращения: 27.09.2013).
  • Тюрин С.Ф., Морозов А.Н. Отказоустойчивая ячейка памяти с использованием функционально-полных толерантных элементов//Вестник Пермского университета. Сер. Математика. Механика. Информатика. 2012. №4. С. 68-75.
  • Тюрин С.Ф. Логические элементы с избыточным базисом//Вестник Пермского университета. Сер. Математика. Механика. Информатика. 2013. № 3(22). С. 91-105.
  • Аляев Ю.А., Тюрин С.Ф. Дискретная математика и математическая логика: учеб. для студ. высш. учеб. завед., обучающихся по специальности "Прикладная информатика (по областям)" и др. экономическим специальностям/Ю.А.Аляев, С.Ф.Тюрин. М., 2006.
  • Тюрин С.Ф., Аляев Ю.А. Дискретная математика: практическая дискретная математика и математическая логика: учеб. пос. для студ. высш. учеб. завед., обучающихся по направлению подготовки дипломированных специалистов 210440 -Телекоммуникации/С.Ф.Тюрин, Ю.А.Аляев. М., 2010.
  • Тюрiн С.Ф., Громов О.А., Греков А.В., Понуровскiй 1С. Адаптация FPGA до вiдмови логiки//Радioелектроннi i комп'ютернi системы. 2013. № 1(60). С. 177-182.
  • Городилов А.Ю., Понуровскiй I.С., Тюрiн С. Ф. Повышение отказоустойчивости FPGA путём реконфигурации работоспособных элементов//Радioелектроннi i комп'ютернi системы. 2013. № 1(60). С. 172-176.
  • Тюрин С.Ф., Ланцов В.М. Дискретная математика & математическая логика: учеб. пособие. Перм. нац. исслед. политех, ун-т. Пермь: Изд-во ПНИПУ, 2013. 271 с.
  • Тюрин С.Ф. Надёжность систем автоматизации: учеб. пособие. Перм. нац. исслед. политех, ун-т. Пермь: Изд-во ПНИПУ, 2012. 262 с.
  • Хаханов В.И. Инфраструктура диагностического обслуживания SoC. Вестник Томского университета 2008, № 4(5). [Электронный ресурс]. URL: http://sun.tsu.ru/mminfo/000063105/inf/05/image/05-074.pdf. (дата обращения: 18.06.13).
  • Тюрин С.Ф., Городилов А.Ю., Громов О.А., Сулейманов А.А. Системная реализация логики в ПЛИС FPGA//Вестник Пермского университета. Сер. Математика. Механика. Информатика. 2013. № 4. С. 85-90.
  • Тюрин С.Ф., Городилов А.Ю., Сулейманов А.А. Реконфигурация функционально-полных толерантных элементов//Вестник Пермского университета. Сер. Математика. Механика. Информатика. 2013. №4. С. 91-95.
  • Тюрин С.Ф., Громов О.А. Методика синтеза логических элементов, сохраняющих базис при кратных отказах//Проектирование и технология электронных средств. 2013. №2. С. 19-23.
  • Тюрин С.Ф., Сулейманов А.А., Городилов А.Ю. Системный синтез отказоустойчивых цифровых схем в функционально-полном толерантном базисе//Нейрокомпьютеры: разработка, применение. 2013. № 11. С. 82-88.
  • Тюрин С.Ф., Громов О.А., Сулейманов А.А., Городилов А.Ю. Отрицание дешифратора. Нейрокомпьютеры: разработка, применение. 2013. № 11. С. 59-63.
Еще