Модулярно-логарифмический сопроцессор для массовых арифметических вычислений
Автор: Осинин Илья Петрович
Рубрика: Информатика, вычислительная техника и управление
Статья в выпуске: 2 т.6, 2017 года.
Бесплатный доступ
Предлагаемый сопроцессор представляет собой самостоятельный сложнофункциональный (intellectual property - IP) блок системы-на-кристалле, позволяющий проводить математические вычисления над вещественными числами в уникальной модулярно-логарифмической системе счисления. Обеспечены два уровня преобразования исходных чисел: в модулярную систему счисления вместо традиционной позиционной и в логарифмическую систему счисления вместо плавающей точки. Благодаря этому сопроцессор обладает более высоким быстродействием, точностью и надежностью вычислений по сравнению с известными аналогами. Он состоит из набора одинаковых вычислительных ядер, каждое из которых выполняет однотактовые скалярные или векторные операции. В результате проведенных исследований и разработок предложены новые научные и технические решения, реализующие предложенные способы вычислений и кодирования данных. При этом преобразование кодов в модулярно-логарифмическую систему счисления и обратно не вносит значительных временных задержек при большом потоке входных данных за счет предложенных аппаратных решений, конвейеризирующих процесс интерполяции функции логарифма и преобразования кодов системы остаточных классов. Реализован прототип устройства на базе программируемой логической интегральной схемы в виде IP-блока. Целевой рынок решения - компании разработчики универсальных процессоров.
Сопроцессор, реконфигурируемая архитектура, система остаточных классов, логарифмическая система счисления, высоконадежные вычисления
Короткий адрес: https://sciup.org/147160617
IDR: 147160617 | DOI: 10.14529/cmse170202
Список литературы Модулярно-логарифмический сопроцессор для массовых арифметических вычислений
- Top 10 Sites for November 2016 URL: www.top500.org/lists/2016/11 (дата обращения: 26.01.2017)
- 754-2008 -IEEE Standard for floating-Point Arithmetic. Revision of ANSI/IEEE Std 754-1985 URL: ieeexplore.ieee.org/document/4610935, 2008 (дата обращения: 26.01.2017)
- Осинин И.П. Высоконадежный модулярно-логарифмический процессор с реконфигурируемой архитектурой//Параллельные вычислительные технологии (ПаВТ’2016): труды международной научной конференции (Архангельск, 28 марта -1 апреля 2016 г.). Челябинск: Изд-во ЮУрГУ, 2016. С. 642-654.
- Осинин И.П., Князьков В.С. Направления развития архитектуры реконфигурируемых вычислительных платформ. Математическое моделирование развивающейся экономики, экологии и технологий (ЭКОМОД-2016): Труды IX Всероссийской научной конференции (Киров, 4-9 июля 2016 г.). Киров: Изд-во ВятГУ, 2016. С. 486-495.
- Coleman J.N., Chester E.I. Arithmetic on the European Logarithmic Microprocessor//IEEE Transactions on Computers. 2000. Vol. 49, No. 7. P. 702-715 DOI: 10.1109/12.863040
- Ismail R.C., Hussin R., Muzad S.A. Interpolator Algorithms for approximating the LNS addition and substraction//IEEE International Conference on Circuits and Systems (ICCAS). Kuala Lumpur, 3 -4 Oct. 2012. P. 174-179. DOI: 10.1109/iccircuitsandsystems.2012.6408336.
- Червяков Н.И. Модулярные параллельные вычислительные структуры нейропроцессорных систем. Москва: Изд-во Физматлит, 2003. 288 с.
- Omondi A. Residue Number System: Theory and Implementation. London: Imperial College Press, 2007. 312 p.
- Калмыков И.А. Теоретические основы вычислений в полиномиальной системе классов вычетов, ориентированных на построение отказоустойчивых систем. Ставрополь: Изд-во СКФУ, 2006. 347 с.
