Отказоустойчивый логический элемент LUT плис FPGA

Описывается отказоустойчивый логический элемент ПЛИС FPGA (field-programmable gate array), показывается, что при четырёх - пяти переменных резервирование путём учетвере-ния транзисторов дерева LUT (Look Up Table) предпочтительней, чем троирование, не толь­ко по вероятности безотказной работы, но и по сложности. Относительно конфигурационной памяти SRAM такое резервирование также целесообразней троирования даже с тремя ма-жоритарами. В случае резервирования LUT вместе с конфигурационной памятью SRAM можно получить значительный выигрыш в вероятности безотказной работы порядка 70% относительно максимально возможного за относительно умеренные затраты порядка 30%.