Системная реализация логики в плис FPGA
Автор: Тюрин С.Ф., Городилов А.Ю., Громов О.А., Сулейманов А.А.
Журнал: Вестник Пермского университета. Математика. Механика. Информатика @vestnik-psu-mmi
Рубрика: Информатика. Информационные системы
Статья в выпуске: 4 (23), 2013 года.
Бесплатный доступ
Списываются и оцениваются по сложности в количестве транзисторов известная и предло -женные реализации логического элемента (ЛЭ) программируемых логических интегральных схем (ПЛИС) типа FPGA ( field-programmable gate array). Существующие ЛЭ FPGA реализуют логические функции (ЛФ) в СДНФ (совершенной дизъюнктивной нормальной форме) - СДНФ ЛЕ на основе деревьев передающих транзисторов. Делается вывод, что предлагаемая структура - дешифратор DC LUT предпочтительна для системной реализации логических функций по аппаратным затратам при незначительном увеличении задержки.
Программируемая логическая интегральная схема (плис), логический элемент (ле), конфигурируемый логический блок (клб), мальная форма (сднф), дизъюнктивная нормальная форма (днф), системная реализация логических функций, ная форма (кнф), мультиплексор - генератор функций n переменных (lutfpga), ратор
Короткий адрес: https://sciup.org/14729892
IDR: 14729892
Список литературы Системная реализация логики в плис FPGA
- Цыбин С. Программируемая коммутация ПЛИС: взгляд изнутри. [Электронный ресурс]. URL: http://www.kit-e.ru/articles/plis/2010_11_56.php (дата обращения: 12.11.12).
- Look up table implementation of fast carry for adders and counters: US 005274581A, 28.12.1993.
- Тюрин С.Ф., Греков А.В., Набатов А.В. Микропрограммно-аппаратное восстановление логики программируемых логических интегральных схем с использованием функционально-полных толерантных элементов//Научно-технические ведомости СПбГПУ. Информатика. Телекоммуникации. Управление. 2012, № 1(140). С. 107-112.
- Тюрин С.Ф., Байдаров А.А., Морозов А.М., Набатов А.В. Моделирование в системе Квартус-2 конфигурируемого логического блока на основе ДНФ представления систем логических функций с использованием функционально-полных толерантных элементов//Информационно-измерительные и управляющие системы. 2012. № 3. С. 44-50.
- Тюрин С.Ф., Понуровский И.С. Логический элемент ПЛИС FPGA для реализации ДНФ//Вестник Ижевского государственного технического университета. 2013. № 2. С. 95-98.
