Автоматическое отображение программ на процессор с ПЛИС-ускорителем
Автор: Дубров Денис Владимирович, Рошаль Александр Сергеевич, Штейнберг Борис Яковлевич, Штейнберг Роман Борисович
Рубрика: Краткие сообщения
Статья в выпуске: 2 т.3, 2014 года.
Бесплатный доступ
В работе рассматривается задача автоматического отображения высокоуровневых программ на процессор с ПЛИС-ускорителем. Для такого отображения разрабатывается и используется генератор HDL-кода из внутреннего представления распараллеливающей системы.
Конвейерные вычисления, высокоуровневый синтез, распараллеливаю- щий компилятор, плис
Короткий адрес: https://sciup.org/147160528
IDR: 147160528
Список литературы Автоматическое отображение программ на процессор с ПЛИС-ускорителем
- Каляев, А.В. Модульно-наращиваемые многопроцессорные системы со структурно-процедурной организацией вычислений/А.В. Каляев, И.И. Левин -М., «Янус-К», 2003. -380 с.
- Штейнберг, Р.Б. Отображение гнезд циклов на многоконвейерную архитектуру/Р.Б. Штейнберг.//Программирование. -2010. -№ 3.
- Яджак, М.С. Высокопараллельные алгоритмы и методы для решения задач массовых арифметических и логических вычислений/М.С. Яджак. Диссертация на соискание ученой степени д.ф.-м.н. -Институт прикладных проблем механики и математики, Львов, 2009. -298 с. (на украинском языке).
- Bondalapati, K. Modeling and Mapping for Dynamically Reconfigurable Hybrid Architecture./K. Bondalapati. Ph.D. Thesis -University of Southern California, August 2001.
- Dubrov, D.V. Generating Pipeline Integrated Circuits Using C2HDL Converter D.V. Dubrov, A.S. Roshal//Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2013), Rostov-on-Don, Russia, September 27-30, 2013 -2013. -P. 215-219.
- Self, R.P. A Design Methodology for Construction of Asynchronous Pipelines with Handel-C/R.P. Self, M. Fleury, A.C. Downton. -IEEE Software, 1988. -Vol. 150, P. 39-47.
Краткое сообщение
